2. Alat dan Bahan
[Kembali]
a. Jumper
Gambar 1. Jumper
b.Panel DL 2203D
c.Panel DL 2203C
d.Panel DL 2203S
Gambar 2. Modul De Lorenzo
Bahan (proteus)
a. IC 74Ls112(JK filp flop)
Gambar 3. IC 74LS112
b. IC 7404
Gambar 4. IC 7404
c. IC 7432
Gambar 5. IC 7432
b. Power DC
Gambar 6. Power DC
c. Switch (SW-SPDT)
Gambar 7. Switch
d. Logicprobe atau LED
Gambar 8. Logic Probe
3. Rangkaian Simulasi [Kembali]
4. Prinsip Kerja Rangkaian
[Kembali]
Pada rangkaian kali ini kita menggunakan Modul d'Lorenzo dimana kondisinya yaitu :
- Input B0 kita sambungkan ke input R pada J-K dan D Flip Flop
- Input B1 kita sambungkan ke input S pada J-K dan D Flip Flop
- Input B2 kita sambungkan ke input J pada J-K Flip Flop
- Input B3 kita sambungkan ke input CLK pada J-K Flip Flop
- Input B4 kita sambungkan ke input K pada J-K Flip Flop
- Input B5 kita sambungkan ke input D pada D Flip Flop
- Input B6 kita sambungkan ke input CLK pada D Flip Flop
lalu kita hubungkan VCC dan ground agar rangkaian agar ada power yang menjalankan rangkaian.
- D Flip Flop
Pada rangkaian D flip flop seperti pada gambar bagian kiri, kita lihat dahulu inputan S dan R nya karena itu adalah prioritas input. Input S dan R sendiri bersifat active low sehingga akan aktif apabila diberikan inputan 0, namun pada kondisi kali ini nilai input yang kita masukkan adalah 1 sehingga input S dan R dapat kita abaikan dan kita memperhatikan inputan dari kaki D dan clock. Dan outputnya akan mengikuti tabel kebenaran D Flip Flop
- J-K Flip Flop
Pada rangkaian J-K flip flop seperti pada gambar bagian kanan, kita lihat dahulu inputan S dan R nya karena itu adalah prioritas input. Input S dan R sendiri bersifat active low sehingga akan aktif apabila diberikan inputan 0, namun pada kondisi kali ini nilai input yang kita masukkan adalah 1 sehingga input S dan R dapat kita abaikan dan kita memperhatikan inputan dari kaki J, K dan clock.Dan outputnya akan mengikuti tabel kebenaran D Flip Flop
5. Video Rangkaian
[Kembali]
6. Analisa
[Kembali]
A. Analisa output yang terjadi pada J-K Flip Flop dan D Flip Flop pada setiap kondisi percobaan!
Jawab :
- Pada kondisi 1, 2, dan 3 karena pada salah satu input R dan S ada yang berlogika 0, maka kaki input R dan S yang bersifat active low akan aktif karena berlogika 0. maka nilai output dari J-K Flip Flop dan D Flip Flop outputnya akan berpengaruh sesuai dengan tabel kebenaran dari R-S Flip Flop
- Pada kondisi 4, 5, 6, dan 7 karena input R dan S bernilai 1, maka kedua kaki tersebut tidak aktif, maka untuk output dari kedua flip flop akan dipengaruhi oleh tabel kebenaran dari J-K Flip Flop dan D Flip Flop
- Pada percobaan 7, karena input pada kaki D dan CLK pada D Flip Flop dicabut, maka tidak ada output yang dihasilkan pada D Flip Flop, sedangkan pada J-K Flip Flop karena kedua kaki J dan K bernilai 1, maka kondisi toogle akan terjadi dimana kondisi toogle adalah kondisi dimana output akan selalu berubah-ubah
7. Link Download
[Kembali]
Download HMTL klik disini
Download Simulasi Rangkaian klik disini
Download Video Praktikum klik disini
Download Datasheet XOR 4030 klik disini
Download Datasheet NOT klik disini
Download Datasheet OR 4071 klik disini
Download Datasheet AND 4073 klik disini
Download Datasheet LED klik disini
Download Datasheet Resistor klik disini
Download Datasheet Switch klik disini
Tidak ada komentar:
Posting Komentar