2. Alat dan Bahan
[Kembali]
A. Alat dan Bahan (Modul De Lorenzo)
1. Jumper
Gambar 1. Jumper
2. Panel DL 2203D
3. Panel DL 2203C
4. Panel DL 2203S
Gambar 2. Modul De Lorenzo
B. Alat dan Bahan (Proteus)
- IC J-K Flip Flop (74LS112)
.png)
Tabel Kebenaran J-K Flip Flop
2. Power DC
 |
3. Switch (SW-SPDT)
4. Logicprobe atau LED
3. Rangkaian Simulasi [Kembali]
Rangkaian sebelum dijalankan ;
4. Prinsip Kerja Rangkaian [Kembali]
Pada rangkaian ini kita menggunakan JK Flip Flop, Logicprobe, dan Saklar SPDT
- Rangkaian dibuat secara asinkronus counter karena hanya flip flop pertama yang clock nya langsung dikendalikan oleh sinyal clock, sedangkan yang lain bergantung pada output pada flip flop sebelumnya.
- Input J dan K pada semua flip flop dihubungkan ke VCC dan input CLK flip flop disesuaikan seperti pada gambar.
- Keadaan awal semua nilai adalah 0, ketika clock diberikan ke flip flop 1, terjadi falltime dan ouput berubah dari 0 ke 1, untuk ouput kedua karena masukan adalah 1, tidak terjadi perubahan, maka tetap 0, begitupun seterusnya hingga counter terjadi
5. Video Rangkaian
[Kembali]
6. Analisa [Kembali]
A. Pada percobaan 1 menggunakan clock bertipe fallime. Apakah ada pengaruh jika clock kita ubah ke tipe risetime? Jika iya mengapa itu terjadi dan jika tidak mengapa itu terjadi!
Jawab : pengaruh yang akan terjadi akan terlihat jelas pada timing diagram, jika pada falltime perubahan akan terjadi pada saat kondisi turun/ trigger dari 1 ke 0 pada clock dan pada saat ristime akan terjadi perubahan pada saat kondisi naik/trigger 0 ke 1 pada clock. Dengan syarat input CLK nya sendiri berdifat active high
B. Analisalah output yang dihasilkan oleh percobaan berdasarkan IC yang digunakan! Kapan H0, H1, H2, dan H3 mengeluarkan outputnya!
Jawab :
- Pada percobaan terlihat output dan IC akan melakukan counter atau perhitungan secara biner dimana output H0 sebagai LSB dan output H3 sebagai MSB yang pada keadaan awal akan bernilai nol (floating)
- Nilai H0 akan mengeluarkan outputnya ketika sinyal clock yang diberikan akan berlogika nol karena bersifat active low atau pada saat sinyal clock falltime
- Nilai H1 akan mengeluarkan outputnya ketika input sinyal clock pada flip-flop kedua memiliki input dari output Q pada flip-flop pertama, karena input clock flip flop kedua itu bergantung pada output dari flip-flop pertama dan berganti pada saat falltime terjadi pada output Q flip flop pertama
- Nilai H2 akan mengeluarkan outputnya ketika input sinyal clock pada flip-flop ketiga memiliki input dari output Q pada flip-flop kedua, karena input clock flip flop ketiga itu bergantung pada output dari flip-flop kedua dan berganti pada saat falltime terjadi pada output Q flip flop kedua
- Nilai H3 akan mengeluarkan outputnya ketika input sinyal clock pada flip-flop keempat memiliki input dari output Q pada flip-flop ketiga, karena input clock flip flop keempat itu bergantung pada output dari flip-flop ketiga dan berganti pada saat falltime terjadi pada output Q flip flop ketiga
7. Link Download
[Kembali]
Download HMTL klik disini
Download Simulasi Rangkaian klik disini
Download Video Simulasi klik disini
Download Datasheet JK Flip Flop klik disini
Download Datasheet LED klik disini
Download Datasheet Resistor klik disini
Download Datasheet Switch klik disini
Tidak ada komentar:
Posting Komentar