Minggu, 25 Juni 2023

TUGAS PENDAHULUAN 2 M4

 



Tugas Pendahuluan 2 Modul 4
(Percobaan 3 Kondisi 4)

1. Kondisi [Kembali]

Percobaan 3 Kondisi 4
Buatlah rangkaian seperti pada percobaan 3, ubah gerbang OR satu input 2 output menjadi gerbang NOR

2. Gambar Rangkaian Simulasi [Kembali] 
Rangkaian sebelum dijalankan :

Rangkaian setelah dijalankan 



3. Video Simulasi [Kembali]


4. Prinsip Kerja Rangkaian [Kembali]
Pada rangkaian digunakan 8 switch SPDT, 2 gerbang NOR, IC 74193, 1 IC 74193, IC 74LS47, dan 1 seven segment anoda. 
  • IC 74193 adalah IC yang dapat melakukan counter / perhitungan, jika input Up diberikan sinyal clock, maka counter up akan terjadi begitupun sebaliknya
  • IC 74LS47 adalah  decoder yaitu IC yang mengubah bilangan biner menjadi bilangan desimal. 
  • Pada rangkaian terdapat 2 gerbang NOR, yang pertama dengan 1 input dan 4 output menggunakan prinsip kerja SIPO (Serial In Paralel Out) dimana 1 buah inputan dimasukkan satu per satu dan keluarannya berupa 4 buah output secara bersamaan. Selanjutnya gerbang NOR kedua dengan 2 input dan 1 output menggunakan prinsip kerja PISO (Paralel In Serial Out) dimana 2 buah inputan dimasukkan data secara bersamaan dan keluarannya pada output dikeluarkan satu per satu.

5. Link Download [Kembali]
Download HMTL klik disini
Download Simulasi Rangkaian klik disini
Download Video Simulasi klik disini
Download Datasheet 74LS47 klik disini
Download Datasheet 74193 klik disini
Download Datasheet SPDT klik disini
Download Datasheet Gerbang NOR klik disini
Download Datasheet LED klik disini
Download Datasheet Resistor klik disini
Download Datasheet Switch klik disini

TUGAS PENDAHULUAN 1 M4

 



Tugas Pendahuluan 1 Modul 4
(Percobaan 1 Kondisi 3)

1. Kondisi [Kembali]

Percobaan 1 Kondisi 3
Buatlah rangkaian seperti gambar percobaan 1 dengan output menjadi seven segment common anoda

2. Gambar Rangkaian Simulasi [Kembali] 
Rangkaian sebelum dijalankan :

Rangkaian setelah dijalankan :


3. Video Simulasi [Kembali]


4. Prinsip Kerja Rangkaian [Kembali]
Pada rangkaian kali ini kita menggunakan beberapa komponen seperti switch,  JK Flip Flop, beberapa jenis gerbang, decoder dan juga seven segment
  • Pada rangkaian kali ini kita menggunakan prinsip shift register SISO (Serial In Serial Out), dimana data yang masuk akan diinputkan satu per satu dan data yang akan dikeluarkan / outputnya juga akan dikeluarkan satu persatu. dapat dilihat pada rangkaian untuk nilai CLK bergantung pada input dari SW5, dan untuk input J dan K akan bergantung pada input SW6, dimana saat rangkaian dijalankan inout J pertama akan berpengaruh dari input SW6, lalu untuk input J2 akan berpengaruh dari output Q1, dimana terlihat pada output akan terlihat pergeseran biner yang semuanya 0000 akan bergeser satu persatu menjadi 1111

5. Link Download [Kembali]
Download HMTL klik disini
Download Simulasi Rangkaian klik disini
Download Video Simulasi klik disini
Download Datasheet JK Flip Flop klik disini
Download Datasheet LED klik disini
Download Datasheet Switch klik disini

Kamis, 22 Juni 2023

MODUL 4





1. Tujuan
[Kembali]
  • Merangkai dan Menguji Shift Register.
  • Merangkai dan Menguji aplikasi Shift Register pada Seven Segment
2. Alat dan Bahan [Kembali]
  • Panel DL 2203C 
  • Panel DL 2203D
  • Panel DL 2203S
  • Jumper
Gambar 1.1 Module D'Lorenzo

Gambar 1.2 Jumper

3. Dasar Teori [Kembali]

Shift Register
        Register geser (shift register) merupakan salah satu piranti fungsional yang banyak digunakan dalam sistem digital. Tampilan pada layar kalkulator dimana angka bergeser ke kiri setiap kali ada angka baru yang diinputkan menggambarkan karakteristik register geser tersebut. Register geser ini terbangun dari flip-flop. Register geser dapat digunakan sebagai memori sementara, dan data yang tersimpan didalamnya dapat digeser ke kiri atau ke kanan. Register geser juga dapat digunakan untuk mengubah data seri ke paralel atau data paralel ke seri. Ada empat tipe register yang dapat dirancang dengan kombinasi masukan dan keluaran dan kombinasi serial atau paralel :

1. Serial in serial out (SISO)  
Pada register SISO, jalur masuk data berjumlah satu dan jalur keluaran juga berjumlah satu. Pada jenis register ini data mengalami pergeseran, flip flop pertama menerima masukan dari input, sedangkan flip flop kedua menerima masukan dari flip flop pertama dan seterusnya.

 
Gambar 3.1 Serial In Serial Out

2. Serial in paralel out (SIPO)  
Register SIPO, mempunyai satu saluran masukan saluran keluaran sejumlah flip flop yang menyusunnya. Data masuk satu per satu (secara serial) dan dikeluarkan secara serentak (secara paralel). Pengeluaran data dikendalikan oleh sebuah sinyal kontrol. Selama sinyal kontrol tidak diberikan, data akan tetap tersimpan dalam register.


Gambar 3.2 Serial In Paralel Out

3. Paralel In Serial Out (PISO)  
Register PISO, mempunyai jalur masukan sejumlah flip flop yang menyusunnya, dan hanya mempunyai satu jalur keluaran. Data masuk ke dalam register secara serentak dengan di kendalikan sinyal kontrol, sedangkan data keluar satu per satu (secara serial).

 
Gambar 3.3 Paralel In Serial Out
4. Paralel In Paralel Out (PIPO)  
Register PIPO, mempunyai jalur masukan dan keluaran sesuai dengan jumlah flip flop yang menyusunnya. Pada jenis ini data masuk dan keluar secara serentak.  


Gambar 3.4 Paralel In Paralel Out

                                        
Seven Segment
        Piranti tampilan modern disusun sebagai pola 7-segmen atau dot matriks. Jenis 7segmen, sebagaimana namanya, menggunakan pola tujuh batang yang disusun membentuk angka 8 seperti ditunjukkan pada gambar 3.1. Menurut kesepakatan, huruf-huruf yang diperlihatkan dalam Gambar 3.1 ditetapkan untuk menandai segmen-segmen tersebut. Dengan menyalakan beberapa segmen yang sesuai akan dapat diperagakan digit-digit dari 0 sampai 9,  juga bentuk huruf A sampai F (heksadesimal).

        Sinyal input dari switches tidak dapat langsung dikirimkan ke peraga 7 segmen, sehingga harus menggunakan decoder BCD ke 7-segmen sebagai antar muka. Decoder ini terdiri dari gerbang-gerbang logika yang masukannya berupa digit BCD dan keluarannya berupa saluran-saluran untuk mengemudikan tampilan 7-segmen.

Gambar 3.5 Rangkaian Seven Segment Common Katoda


Gambar 3.6 Rangkaian Seven Segment Common Anoda

Selasa, 13 Juni 2023

LAPORAN AKHIR 2B M3

 




1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

A. Alat dan Bahan (Modul De Lorenzo)
        1. Jumper

Gambar 1. Jumper

            2. Panel DL 2203D 
            3. Panel DL 2203C 
            4. Panel DL 2203S
Gambar 2. Modul De Lorenzo

B. Alat dan Bahan (Proteus)
  1.  IC J-K Flip Flop (74LS112)





Tabel Kebenaran J-K Flip Flop

      2. Power DC



         3. Switch (SW-SPDT)


         4.  Logicprobe atau LED

3. Rangkaian Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali]
  • Pada IC 74LS90, terdiri atas 6 inputan dan 4 output. Untuk bagian input CKA dihubungkan ke clock dan CKB ke output Q0, kemudian  untuk input R0(1) dihubungkan ke B0, R0(2) dihubungkan ke B1, R9(1) dihubungkan ke B2 dan R9(2) yang dihubungkan ke B3 dari saklar SPDT. 
  • Pada IC 7493, terdiri atas 4 inputan dan 4 output. Bagian CKA dihubungkan ke clock, dan CKB ke output Q0 bagian R0(1) dihubungkan ke B4, dan untuk R0(2) dihubungkan ke B5.
  • Kedua IC sama sama bersifat falltime (aktif low) dimana dia akan aktif saat diberi inputan berupa 0. Berdasarkan sifat rangkaian pada asynchronous binary counter, dimana pada rangkaian ini akan menghasilkan output yang berubah dari kondisi "0" ke "1" atau sebaliknya dari "1" ke "0" secara berurutan. Hal ini terjadi karena pada rangkaian ini, hanya dikendalikan oleh satu sinyal clock saja. Karena kerjanya bertahap, maka untuk output dari flip flop yang pertama (Q0) akan menjadi input yang kedua, sehingga menghasilkan output kedua (Q1) yang nantinya akan menjadi input pada bagian yang ketiga, dan begitu seterusnya.
5. Video Rangkaian [Kembali]

6. Analisa [Kembali]
A. Mengapa pada percobaan 2a dihasilkan output yang tidak berurutan dan mengapa pada 2b menghasilkan output yang berurutan? Dari mana pengaruh tersebut berasal dan bagaimana itu terjadi!
Jawab :
  • Pengaruh tersebut berasal dari input CKA dan CKB di mana pada rangkaian 2a kedua input tersebut bernilai sama yaitu sinyal clock sedangkan pada 2b input CKA terhubung ke sinyal clock dan input CKB sendiri adalah output dari kaki Q0 pada keadaan sebelumnya.
  • Pada 2a karena input CKA dan CKB tidak berpengaruh pada output sebelumnya maka counter up terjadi terjadi namun tidak berurutan
  • Pada 2b input CKB berasal dari output Q0 pada kondisi sebelumnya Hal ini menyebabkan counter up teratur berurutan terjadi.
B. Analisalah mengapa pada percobaan 2a dan 2b tepatnya pada kondisi 5,6, dan 7 menghasilkan output yang sama! jelaskan!
Jawab :
  • Pada IC 7493 dengan output H4, H5, H6, dan H7 semuanya bernilai nol. Hal ini terjadi karena saklar B4 dan B5 kita putus sehingga tidak ada output yang dihasilkan
  • Pada IC 74LS90 semua hasil outputnya adalah Counter up yang bernilai 0-9 pada percobaan a dengan tidak berurutan dan percobaan B berurutan. Hal ini terjadi karena salah satu dari input B0 atau B1 bernilai nol maka MR bersifat AND (perkalian) sehingga jika ada 0 maka hasil perkalian adalah 0 maka MR tidak aktif. Karena MR tidak aktif maka akan terjadi counter.
C. Analisa output yang dihasilkan masing-masing IC! Apakah output yang dihasilkan sama? jika Iya Jelaskan dan jika tidak jelaskan!
Jawab :
  • Untuk IC 7490 output yang dihasilkan nya yaitu bit biner yang bernilai 0 sampai 9 dan akan bernilai nol ketika MR aktif
  • Untuk IC 74LS90 output yang dihasilkan nya yaitu bit biner bernilai 0 sampai 15 dan akan bernilai nol ketika MR aktif

7. Link Download [Kembali]
Download HMTL klik disini
Download Simulasi Rangkaian klik disini
Download Video Simulasi klik disini
Download Datasheet 74LS90 klik disini
Download Datasheet 7493 klik disini
Download Datasheet LED klik disini
Download Datasheet Resistor klik disini
Download Datasheet Switch klik disini

LAPORAN AKHIR 2A M3

 



1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]
A. Alat dan Bahan (Modul De Lorenzo)
        1. Jumper

Gambar 1. Jumper

            2. Panel DL 2203D 
            3. Panel DL 2203C 
            4. Panel DL 2203S
Gambar 2. Modul De Lorenzo

B. Alat dan Bahan (Proteus)
  1.  IC J-K Flip Flop (74LS112)





Tabel Kebenaran J-K Flip Flop

      2. Power DC



         3. Switch (SW-SPDT)


         4.  Logicprobe atau LED

3. Rangkaian Simulasi [Kembali]


4. Prinsip Kerja Rangkaian [Kembali]
Untuk rangkaian counter pada percobaan ini, menggunakan 6 buah saklar spdt yang berfungsi sebagai inputan. 
  • Pada IC 74LS90, terdiri atas 6 inputan dan 4 output. Untuk bagian input CKA dan CKB dihubungkan ke clock, kemudian  untuk input R0(1) dihubungkan ke B0, R0(2) dihubungkan ke B1, R9(1) dihubungkan ke B2 dan R9(2) yang dihubungkan ke B3 dari saklar SPDT. 
  • Pada IC 7493, terdiri atas 4 inputan dan 4 output. Bagian CKA dan CKB dihubungkan ke clock, bagian R0(1) dihubungkan ke B4, dan untuk R0(2) dihubungkan ke B5.
  • Kedua IC sama sama bersifat falltime (aktif low) dimana dia akan aktif saat diberi inputan berupa 0. Berdasarkan sifat rangkaian pada asynchronous binary counter, dimana pada rangkaian ini akan menghasilkan output yang berubah dari kondisi "0" ke "1" atau sebaliknya dari "1" ke "0" secara berurutan. Hal ini terjadi karena pada rangkaian ini, hanya dikendalikan oleh satu sinyal clock saja. 
5. Video Rangkaian [Kembali]

6. Analisa [Kembali]
A. Mengapa pada percobaan 2a dihasilkan output yang tidak berurutan dan mengapa pada 2b menghasilkan output yang berurutan? Dari mana pengaruh tersebut berasal dan bagaimana itu terjadi!
Jawab :
  • Pengaruh tersebut berasal dari input CKA dan CKB di mana pada rangkaian 2a kedua input tersebut bernilai sama yaitu sinyal clock sedangkan pada 2b input CKA terhubung ke sinyal clock dan input CKB sendiri adalah output dari kaki Q0 pada keadaan sebelumnya.
  • Pada 2a karena input CKA dan CKB tidak berpengaruh pada output sebelumnya maka counter up terjadi terjadi namun tidak berurutan
  • Pada 2b input CKB berasal dari output Q0 pada kondisi sebelumnya Hal ini menyebabkan counter up teratur berurutan terjadi.
B. Analisalah mengapa pada percobaan 2a dan 2b tepatnya pada kondisi 5,6, dan 7 menghasilkan output yang sama! jelaskan!
Jawab :
  • Pada IC 7493 dengan output H4, H5, H6, dan H7 semuanya bernilai nol. Hal ini terjadi karena saklar B4 dan B5 kita putus sehingga tidak ada output yang dihasilkan
  • Pada IC 74LS90 semua hasil outputnya adalah Counter up yang bernilai 0-9 pada percobaan a dengan tidak berurutan dan percobaan B berurutan. Hal ini terjadi karena salah satu dari input B0 atau B1 bernilai nol maka MR bersifat AND (perkalian) sehingga jika ada 0 maka hasil perkalian adalah 0 maka MR tidak aktif. Karena MR tidak aktif maka akan terjadi counter.
C. Analisa output yang dihasilkan masing-masing IC! Apakah output yang dihasilkan sama? jika Iya Jelaskan dan jika tidak jelaskan!
Jawab :
  • Untuk IC 7493 output yang dihasilkan nya yaitu bit biner yang bernilai 0 sampai 9 dan akan bernilai nol ketika MR aktif
  • Untuk IC 74LS90 output yang dihasilkan nya yaitu bit biner bernilai 0 sampai 15 dan akan bernilai nol ketika MR aktif

7. Link Download [Kembali]
Download HMTL klik disini
Download Simulasi Rangkaian klik disini
Download Video Simulasi klik disini
Download Datasheet 74LS90 klik disini
Download Datasheet 7493 klik disini
Download Datasheet LED klik disini
Download Datasheet Resistor klik disini
Download Datasheet Switch klik disini

MODUL 4 MIKRO TB

PERANCANGAN SISTEM KONTROL TANAMAN BAWANG BERBASIS MIKROKONTROLLER [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1.Pendahuluan 2. Tujuan ...